主条目：同步電路
同步时序电路中所有存储元件都在时钟脉冲CP的统一控制下，用触发器作为存储元件。幾乎現在所有的时序邏輯都是“同步邏輯”：有一個“时钟”訊號，所有的內部記憶體（'內部狀態'）只會在时钟的边沿時候改變。在时序邏輯中最基本的儲存元件是正反器。
同步邏輯最主要的優點是它很簡單。每一個電路裡的運算必須要在时钟的兩個脈衝之間固定的間隔內完成，稱為一個 '时钟週期'。只有在這個條件滿足下（不考慮其他的某些細節），電路才能保證是可靠的。
同步邏輯也有兩個主要的缺點：
时钟訊號必須要分佈到電路上的每一個正反器。而时钟通常都是高頻率的訊號，這會導致功率的消耗，也就是產生熱量。即使每個正反器沒有做任何的事情，也會消耗少量的能量，因此會導致廢熱產生。
最大的可能时钟頻率是由電路中最慢的邏輯路徑決定，也就是关键路径。意思就是說每個邏輯的運算，從最簡單的到最複雜的，都要在每一個時脈的周期中完成。一種用來消除這種限制的方法，是將複雜的運算分開成為數個簡單的運算，這種技術稱為“流水線”。這種技術在微處理器中非常的顯著，用來幫處提升現今處理器的时钟频率。
描述同步时序逻辑电路的方法
编辑
功能表
特性表
特性方程
状态图
状态表
激励表
时间图
同步时序逻辑电路的存储器件——触发器
编辑
触发器是一种具有记忆能力、构成时序逻辑的基本单元电路。一个触发器能“存储”一位二进制数字信息：“0”或“1”。
一个触发器有两个稳定状态：
“0”状态：Q＝0，＝1；
“1”状态：Q＝1，＝0。
触发器（FF）应具有以下功能：
在新数据输入之前（无触发信号）时，触发器一直保持原来的状态（原数据）不变。
输入信号触发下，它能从一种状态转换为另一种状态。即：FF能够“接收”“保持”并“输出”数字信息。
触发器（FF）的分类：
从功能分：
RS触发器（置0、置1触发器）
JK触发器（多功能触发器）
D触发器（延迟触发器）
T触发器（翻转触发器）
从结构分：
基本RS触发器
同步触发器（时钟CP-FF）
主从触发器
维持-阻塞触发器（WZ-FF）
CMOS边沿触发器
从触发方式分：
电位触发：
高电位触发
低电位触发
边沿触发：
上升沿触发
下降沿触发